不是职位清单，
是逐岗审查。

Role owns

• 设计、实现、测试和调试影响性能与可靠性的系统软件。
• 参与靠近硬件与网络的低层组件、系统 bring-up 和性能优化。
• 建设 observability、reliability、scalability 工具，并跨 hardware / firmware / compiler / infrastructure 协作。

Hard + preferred

• 相关专业、2026 或近期毕业；熟练 C/C++。
• 对 sockets/networking、embedded、OS、driver、distributed 或 network performance 有兴趣或接触。
• 加分：Linux/debugger、TCP/RDMA/RPC/Wireshark、driver/embedded/distributed、性能或并发。

Portability + action

T1 · 81。C/C++ 系统、硬件侧调试、bring-up、observability 和性能/可靠性方法可迁移到 AMD/NVIDIA。建议现在做定制简历并投递，不等待所有加分项补齐。

Role owns

• 为 ROCm profiling stack 设计、编码、测试、集成功能与修复。
• 建立数据处理抽象，提升 modularity 与 interoperability。
• 支持 multi-node distributed system 的 scalable data transfer 与 production QA。

Hard + preferred

• 明确要求快速理解/编写复杂代码并能解释技术概念；相关 BS/MS 或等效背景。
• Preferred：advanced C++/Python、API、大型应用集成。
• Preferred：multithreaded async、networking、client/server、distributed、Linux/GitHub/Docker、performance methods。

Action

选择性投递。职位没有公布 experience band，不能标 entry-level；建议简历聚焦复杂系统代码、testing、API 与 Linux，不夸大 ROCm/driver 经验。

Role owns

• 设计 host/device runtime API 与硬件能力抽象。
• 实现、调试 runtime，并与 kernel/compiler 团队完成 integration。
• 优化 performance、API usability、maintainability 与长期接口质量。

Qualification signals

• 强 C/C++，靠近硬件的 low-level systems。
• 理解 concurrency、processors、memory movement、performance-critical systems。
• 有 API/abstraction design 意识；JD 没有独立 preferred section，也没有最低学历/年限。

Portability + action

T1 · 82，约 30% 厂商专有，切换成本中等。建议选择性投递，同时优先补一个可运行的 GPU kernel/runtime benchmark。

Role owns

• 为 WSE 实现和优化 ML、linear algebra 与 HPC kernels。
• 用 Cerebras Software Language 将并行算法映射到定制架构。
• 用数学分析、profiling、tests 调查 correctness、performance 与 utilization。

Hard + preferred

• 相关 BS/MS/PhD；扎实 C++，熟悉 Python；architecture、DSA、debugging 基础。
• 关注 low-level、parallel、performance 或 HW/SW co-design。
• 加分：kernel/compiler/HPC、multithreading、accelerator、assembly/CUDA/OpenCL/DSL、ML framework、linear algebra、profiling。

Portability + action

T0 · 88，约 20% 厂商专有；kernel/performance 方法高度可迁移到 CUDA/HIP。先确认美国工作授权/relocation 条件，再选择性投递；页面没有为你确认 sponsorship。

Role owns

• 开发 production / exploratory ML-AI compilers 与 workload compilation algorithms。
• 连接 PyTorch 与 Qualcomm compiler flows，分析 performance/area/power trade-off。
• 用 C++/Python 构建 SoC simulation，做 pre-silicon performance prediction 和 bottleneck debug。

Hard + preferred

• Minimum：相关 Bachelor's；没有写工作年限。
• 核心强调 algorithm、performance analysis、debugging、analysis 与 communication。
• 加分：强 C++/Python/OOD、compiler、PyTorch/ONNX、Git/Jenkins/Docker/CI、on-silicon debug、architecture/digital circuits/simulator。

Portability + action

T0 · 86，估计约 25% 厂商专有；compiler/framework/architecture/performance 方法可迁移。建议选择性投递，但简历必须把 AI integration 与 compiler engineering 清楚分开。

Role owns

• 开发 CUDA/C++ 与 CUDA/HIP GPU apps，用于 pre-silicon verification。
• 构建 emulation debug tooling、automation、benchmarks 与 data analysis。
• 运行 AI/ML functional/performance workloads，定位 hardware/performance failures。

Requirements — corrected

• 强 GPU/CPU architecture、memory hierarchy、interconnect、cache；excellent C/C++、Python、Tcl。
• shared-memory concurrency、relaxed memory models、cache coherence、Linux/Unix shell、software architecture/boot flow 都是要求项。
• 加分才是 SystemVerilog/waveform、ML profiling、ROCm/OpenCL/OpenGL/Vulkan。

Action

只做选择性 stretch 投递。若时间有限，优先 Cerebras Toronto、AMD 80186 和 TT Metal。这个 JD 更适合作为下一阶段 evidence checklist。

Role owns

• 让模型与 frameworks 在 AMD GPUs 上高效执行。
• 支持 framework/inference/agentic stack、model bring-up 与 performance analysis。
• 从模型架构到 GPU acceleration 做 cross-stack optimization，并参与 OSS/customer enablement。

Preferred profile

• C/C++ and/or Python on Linux/Windows。
• AI/ML/inference；PyTorch、vLLM、llama.cpp。
• GPU acceleration/performance/compiler/low-level、operator performance、open source；相关学位 preferred。

Action

先补证据再投。AI API/LoRA evaluation 不能代替 framework internals 或 GPU performance engineering。最小下一步是可复现的 GPU workload + profiler 优化报告。

Role owns

• 为 ML workloads 写 low-level code 与高性能 parallel algorithms。
• 针对 cycles、instruction latency、memory 和 bandwidth 做 kernel tuning。
• 负责 debugging、profiling、integration 与长期维护。

Qualification signals

• 强 C/C++。
• ML/HPC compute-kernel optimization。
• instruction-level、latency、memory、bandwidth reasoning；debug/profile ownership。

Portability + action

T0 · 88，约 25% 厂商专有，切换成本中等。把它当作 GPU reduction/scan 项目的验收标准；完成 artifact 后再升级为投递目标。

Role owns

• 构建 accelerator/CPU cluster distributed systems。
• 设计 data-parallel、tensor-parallel API 与 communication primitives。
• 建设 testing、debugging、profiling、monitoring 和 cluster bring-up 工具。

Qualification signals

• C/C++、systems/OS/distributed foundations。
• IPC、sockets、cluster coordination、scalability、fault tolerance、multi-node performance。
• MPI 出现在职责/工具信号中，不是官方标注的 preferred qualification。

Portability + action

T1 · 73，约 35% 厂商专有，切换成本中高。保留为学习信号；先完成 GPU artifact，再考虑 bounded MPI/collectives branch。

Role owns

• 设计与维护 TT-Fabric low-level networking library。
• 协调大量 AI processors，优化 protocols、synchronization 与 data movement。
• 把 Fabric API 接入 programming model，并参与长期 distributed-stack architecture。

Qualification signals

• 深度 C/C++。
• low-level 或 bare-metal；hardware/software interaction。
• protocol-level tuning、networking、synchronization、cluster communication。

Portability + action

T1 · 72，约 35% 厂商专有，切换成本中高。知识可映射到 RDMA、NCCL/RCCL 与 GPU interconnect，但当前只建议观察和学习。

Role owns

• 在 chips、systems、firmware、software 之间做 post-silicon debug。
• 处理 power/thermal、GDDR、PCIe、Ethernet/SerDes、NoC failure。
• 用 C/Python 构建 diagnostics，读取 schematics/registers/telemetry，并操作 lab equipment。

Qualification signals

• hardware debug、processor architecture、trace methodology。
• 跨层 root-cause analysis 与 automation。
• firmware、memory、PCIe/networking、lab debug 工具。

Portability + action

T1 · 76，约 30% 厂商专有，切换成本中等。诊断方法可迁移，但硬件接口与 lab 能力是硬门槛；现在只作为市场信号。

Role owns

• 构建 AI compiler infrastructure、dialects 与 optimization passes。
• 连接 framework execution、graph lowering、runtime 与 Tenstorrent backend。
• 承担 cross-team tooling、roadmap、technical leadership/mentorship。

Qualification signals

• compiler 或类似 systems experience。
• 强 C++/Python；MLIR/LLVM、dialect/pass。
• 理解 PyTorch/TensorFlow/JAX execution 与可靠 cross-team delivery。

Portability + action

T0 · 90，约 25% 厂商专有，切换成本低到中等。MLIR/LLVM 概念高度通用，但这是未来路线目标，不是当前投递建议。